
EM78P458/459

**8位
OTP ROM微控制器**

产品规格书

版本1.7

义隆电子股份有限公司

2013.12



商标告知:

IBM 为一个注册商标, PS/2 是 IBM 的商标之一。

Windows 是微软公司的商标。

ELAN 和 ELAN 标志  是义隆电子股份有限公司的商标。

版权所有 ©2013 义隆电子股份有限公司

所有权利保留

台湾印制

本使用说明文件内容如有变动恕不另作通知。关于该规格书的准确性、适当性或者完整性, 义隆电子股份有限公司不承担任何责任。义隆电子股份有限公司不承诺对本使用说明文件之内容及信息有更新及校正之义务。本规格书的内容及信息将为符合确认之指示而变更。

在任何情况下, 义隆电子股份有限公司对本使用说明文件中的信息或内容的错误、遗漏, 或者其它不准确性不承担任何责任。由于使用本使用说明文件中的信息或内容而导致的直接, 间接, 特别附随的或结果的损害, 义隆电子股份有限公司没有义务负责。

本规格书中提到的软件 (如果有), 都是依据授权或保密合约所合法提供的, 并且只能在这些合约的许可条件下使用或者复制。

义隆电子股份有限公司的产品不是专门设计来应用于生命维持的用具, 装置或者系统。义隆电子股份有限公司的产品不支持而且禁止在这些方面的应用。

未经义隆电子股份有限公司书面同意, 任何个人或公司不得以任何形式或方式对本使用说明文件的内容之任一部分进行复制或传输。



义隆电子股份有限公司

总公司:

地址: 台湾新竹科学园区创新一路 12 号

电话: +886 3 563-9977

传真: +886 3 563-9966

webmaster@emc.com.tw

<http://www.emc.com.tw>

香港分公司:

义隆电子 (香港) 有限公司

地址: 九龙观塘巧明街 95 号世达中心 19 楼 A 室

电话: +852 2723-3376

传真: +852 2723-7780

elanhk@emc.com.hk

USA:

**Elan Information
Technology Group (USA)**

P.O. Box 601

Cupertino, CA 95015

USA

Tel: +1 408 366-8225

Fax: +1 408 366-8225

深圳分公司:

义隆电子 (深圳) 有限公司

地址: 深圳市南山区高新技术产业园南区高新南六道迈科龙大厦 8A

邮编: 518057

电话: +86 755 2601-0565

传真: +86 755 2601-0500

elan-sz@elanic.com.cn

上海分公司:

义隆电子 (上海) 有限公司

地址: 上海市浦东新区张江高科碧波路 5 号科苑大楼 6 楼

邮编: 201203

电话: +86 21 5080-3866

传真: +86 21 5080-0273

elan-sh@elanic.com.cn

目录

1 综述	1
2 特性	1
3 引脚配置	2
4 引脚描述	3
5 功能描述	5
5.1 操作寄存器.....	5
5.1.1 R0 (间接寻址寄存器)	5
5.1.2 R1 (时钟 /计数器).....	5
5.1.3 R2 (程序计数器) 和堆栈.....	5
5.1.4 R3 (状态寄存器).....	7
5.1.5 R4 (RAM 选择寄存器).....	8
5.1.6 R5 ~ R6 (Port 5 ~ Port 6).....	8
5.1.7 R7 ~ R8	8
5.1.8 R9 (ADCON: Analog-to-Digital Control)	8
5.1.9 RA (ADDATA: ADC 的转换值).....	9
5.1.10 RB (8 位通用目的寄存器).....	9
5.1.11 RC (2 位寄存器, Bit 0 和 Bit 1)	9
5.1.12 RD (8 位通用目的寄存器)	9
5.1.13 RE (2 位寄存器, Bit 0 和 Bit 1)	9
5.1.14 RF (中断状态寄存器)	9
5.1.15 R10 ~ R3F	10
5.2 特殊功能寄存器.....	10
5.2.1 A (累加器)	10
5.2.2 CONT (控制寄存器)	10
5.2.3 IOC50 ~ IOC60 (I/O 端口控制寄存器)	11
5.2.4 IOC90 (GCON: I/O 配置和 ADC 控制寄存器).....	11
5.2.5 IOCA0 (AD-CMPCON)	12
5.2.6 IOCB0 (下拉控制寄存器)	13
5.2.7 IOCC0 (漏极开路控制寄存器).....	13
5.2.8 IOCD0 (下拉控制寄存器).....	14
5.2.9 IOCE0 (WDT 控制寄存器)	14
5.2.10 IOCF0 (中断屏蔽寄存器)	15
5.2.11 IOC51 (PWMCON)	16
5.2.12 IOC61 (DT1L: PWM1 占空周期的最低有效字节(Bit 7 ~ Bit 0))	16
5.2.13 IOC71 (DT1H: PWM1 占空周期的最高有效字节(Bit 1 ~ Bit 0)).....	17
5.2.14 IOC81 (PRD1: PWM1 的周期).....	17
5.2.15 IOC91 (DT2L: PWM2 占空周期的最低有效字节(Bit 7 ~ Bit 0))	17

5.2.16	IOCA1 (DT2H: PWM2 占空周期的最高有效字节(Bit 1 ~ Bit 0)).....	17
5.2.17	IOCB1 (PRD2: PWM2 的周期)	18
5.2.18	IOCC1 (DL1L: PWM1 占空周期锁存值的最低有效字节 (Bit 7 ~ Bit 0))	18
5.2.19	IOCD1 (DL1H: PWM1 占空周期锁存值的最高有效字节(Bit 1 ~ Bit 0)).....	18
5.2.20	IOCE1 (DL2L: PWM2 占空周期锁存值的最低有效字节(Bit 7 ~ Bit 0))	18
5.2.21	IOCF1 (DL2H: PWM2 占空周期锁存值的最高有效字节(Bit 1 ~ Bit 0))	18
5.3	TCC/WDT 和预分频器	18
5.4	I/O 端口	19
5.5	复位和唤醒.....	21
5.5.1	复位和唤醒功能	21
5.5.2	状态寄存器的 T 和 P 状态	23
5.6	中断	24
5.7	模数转换器(ADC).....	26
5.7.1	ADC 控制寄存器(ADCON/R9, AD-CMP-CON/IOCA0, GCON/IOC90)	26
5.7.2	ADC 数据寄存器(ADDATA/RA).....	28
5.7.3	A/D 采样时间	28
5.7.4	A/D 转换时间	28
5.7.5	休眠模式下的 A/D 运行	29
5.7.6	编程步骤 /注意事项.....	29
5.8	两路 PWM (脉宽调制)	31
5.8.1	综述.....	31
5.8.2	加定时计数器(TMRX: TMR1H/TWR1L 或 TMR2H/TWR2L).....	32
5.8.3	PWM 周期(PRDx: PRD1 或 PRD2).....	32
5.8.4	PWM 占空周期(DTx: DT1H/DT1L 和 DT2H/ DT2L; DTL: DL1H/DL1L 和 DL2H/DL2L).....	32
5.8.5	比较器 X.....	33
5.8.6	PWM 编程步骤.....	33
5.9	计时器.....	33
5.9.1	功能描述	33
5.9.2	功能描述	33
5.9.3	编程相关寄存器	34
5.9.4	定时器编程步骤	34
5.10	比较器.....	34
5.10.1	外部参考信号	34
5.10.2	比较器输出.....	35
5.10.3	用作运算放大器	35
5.10.4	中断.....	35
5.10.5	从休眠模式唤醒	36
5.11	复位后的初始值.....	36

5.12	振荡器	40
5.12.1	振荡模式	40
5.12.2	晶振 / 陶瓷谐振器(晶体)	40
5.12.3	外部 RC 振荡模式	41
5.12.4	带内部电容的 RC 振荡模式	42
5.13	上电考量	43
5.13.1	外置上电复位电路	43
5.13.2	残留电压保护	43
5.14	代码选项	44
5.14.1	代码选项寄存器 (Word 0)	44
5.15	指令集	45
5.16	时序图	48
6	最大绝对值	49
7	电气特性	49
7.1	直流电气特性	49
7.2	交流电器特性	50
7.3	A/D 转换器特性	51
7.4	比较器(OP)特性	52
7.5	器件特性	52

附录

A	封装类型	63
B	封装信息	63



规格修订历史

文件版本	版本描述	日期
1.0	初版	-
1.1	修正 ERC 频率	2003/03/06
1.2	增加 AD&OP 规格	2003/05/07
1.3	修改上电复位内容	2003/07/01
1.4	在 6.5 节增加器件特性	2004/06/25
1.5	更新封装类型	2010/06/18
1.6	修改了引脚描述的内容	2010/12/10
1.7	删除了 18 引脚封装类型	2013/12/06





1 综述

EM78P458 和 EM78P459 是采用低功耗、高速CMOS技术设计和开发的8位微处理器。它配备有一个4K*13-位一次性可编程只读存储器(OTP-ROM)。

利用其OTP-ROM特性,可以很方便的开发和验证用户程序。另外,用户可使用EMC 烧录器很容易地烧写其开发代码。

2 特性

- CPU配置
 - 4K×13位片上可读存储器
 - 84×8位片上可读存储器
 - 8层堆栈用于嵌套
- 低功耗
 - 在5V/4MHz低于1.5mA
 - 在3V/32kHz典型值15μA
 - 在休眠模式典型值为1μA
- I/O端口配置
 - 2组双向I/O端口
 - 8个可编程下拉I/O引脚
 - 7个可编程上拉I/O引脚
 - 8个可编程开漏I/O引脚
 - 单指令周期为两个时钟
- 工作电压范围: 2.3V~5.5V
- 工作温度范围: 0~70°C
- 工作频率范围(基于两个时钟):
 - 晶振模式:
 - DC~20MHz/2clks @ 5V
 - DC~8MHz/2clks @ 3V
 - RC模式:
 - DC~4 MHz/2clks @ 5V
 - DC~4 MHz/2clks @ 3V
- 外部配置
 - 8位实时时钟/计数器(TCC),具有可选择信号源、触发沿河溢出中断功能
 - 8位多通道模数转换器,具有8位分辨率
 - 双频宽调制器(PWM),具有10位分辨率
 - 一对比较器
 - 掉电(休眠)模式
- 六个中断
 - TCC溢出中断
 - 输入端口状态改变中断(从休眠模式唤醒)
 - 外部中断
 - ADC结束产生中断
 - PWM周期匹配实现
 - 比较器高中断
- 特性
 - 可编程自由运行看门狗定时器
- 封装类型:
 - 20-pin DIP 300mil : EM78P458AP
 - 20-pin SOP 300mil : EM78P458AM
 - 24-pin skinny DIP 300mil :EM78P459AK

3 引脚配置




图3-1 EM78P458A/459 引脚配置

4 引脚描述

表4-1 EM78P458/EM78P459引脚描述

名称	功能	输入类型	输出类型	描述
P50/INT (VPP)	P50	ST	-	只能作为输入引脚
	INT	ST		外部中断引脚
	(VPP)	ST		烧录的 VPP 引脚
P51/PWM1 (/OEB)	P51	ST	CMOS	通用 I/O 引脚带有可编程开漏功能
	PWM1		CMOS	PWM1 输出
	(/OEB)	ST		烧录的/OEB 引脚
P52/PWM2	P52	ST	CMOS	通用 I/O 引脚带有可编程开漏功能
	PWM2		CMOS	PWM2 输出
P53/VREF	P53	ST	CMOS	通用 I/O 引脚带有可编程上拉功能
	VREF	AN		ADC 外部参考电压
P54/TCC	P54	ST	CMOS	通用 I/O 引脚带有可编程开漏功能
	TCC	ST		实时时钟/计数器时钟输入
P55/CIN-	P55	ST	CMOS	通用 I/O 引脚带有可编程上拉功能
	CIN-	AN		比较器负端
P56/CIN+	P56	ST	CMOS	通用 I/O 引脚带有可编程上拉功能
	CIN+	AN		比较器正端
P57/CO	P57	ST	CMOS	通用 I/O 引脚带有可编程开漏功能
	CO		AN	比较器的输出
P60/ADC1	P60	ST	CMOS	通用 I/O 引脚带有可编程上拉和下拉功能
	ADC1	AN		ADC 输入 1
P61/ADC2	P61	ST	CMOS	通用 I/O 引脚带有可编程上拉和下拉功能
	ADC2	AN		ADC 输入 2
P62/ADC3	P62	ST	CMOS	通用 I/O 引脚带有可编程上拉和下拉功能
	ADC3	AN		ADC 输入 3
P63/ADC4	P63	ST	CMOS	通用 I/O 引脚带有可编程上拉和下拉功能
	ADC4	AN		ADC 输入 4
P64/ADC5 (DATAIN)	P64	ST	CMOS	通用 I/O 引脚带有可编程下拉和开漏功能
	ADC5	AN		ADC 输入 5
	(DATAIN)	ST		烧录的 DATAIN 引脚
P65/ADC6 (DINCK)	P65	ST	CMOS	通用 I/O 引脚带有可编程下拉和开漏功能
	ADC6	AN		ADC 输入 6
	(DINCK)	ST		烧录的 DINCK 引脚

(续)

名称	功能	输入类型	输出类型	描述
P66/ADC7 (ACLK)	P66	ST	CMOS	通用 I/O 引脚带有可编程下拉和开漏功能
	ADC7	AN		ADC 输入 7
	(ACLK)	ST		烧录的 ACLK 引脚
P67/ADC8 (/PGMB)	P67	ST	CMOS	通用 I/O 引脚带有可编程下拉和开漏功能
	ADC8	AN		ADC 输入 8
	/PGMB	ST		烧录的 /PGMB 引脚
OSCI	OSCI	XTAL		晶振/ 谐振器 振荡器的时钟输入
OSCO	OSCO		XTAL	晶振/ 谐振器 振荡器的时钟输出
ENTCC	ENTCC	ST		1: 使能 TCC; 0: 禁止 TCC
RESET	RESET	ST		如果保持为逻辑低, 器件将产生复位
VDD	VDD	POWER		电源
VSS	VSS	POWER		地

说明: ST: 施密特触发输入

AN: 模拟引脚

CMOS: CMOS输出

XTAL: 晶振/谐振的振荡引脚

5 功能描述




图 5-1 EM78P458/459功能结构图

5.1 操作寄存器

5.1.1 R0 (间接寻址寄存器)

R0并非实际存在的寄存器。它的主要功能是作为间接寻址指针。任何以R0为指针的指令实际上是对RAM选择寄存器(R4)所指的数据进行操作。

5.1.2 R1 (时钟/计数器)

- 由TCC引脚的外部信号边沿或指令周期时钟触发加1
- 触发计数器加计数的信号由CONT寄存器的位元4和位元5决定。
- 同其它寄存器一样可读/写。

5.1.3 R2 (程序计数器) 和堆栈

- R2和硬件堆栈为12位宽。图5-2为其结构图。
- 产生4K×13位片内ROM地址以寻址程序。一个程序页为1024字长。
- 复位条件下，R2的所有位都置为"0"。

- "JMP"指令允许直接加载程序计数器的低10位。因此, "JMP" 允许PC跳转到一个程序页内的任一地址。
- "CALL" 指令首先加载PC的低10位, 然后将PC+1推入堆栈。因此, 子程序入口地址可位于一个程序页内的任一地址。
- "RET" ("RETL k", "RETI")指令加载栈顶内容到程序计数器。
- "ADD R2, A"可将一个相对地址加到当前PC, PC的第九, 第十位被清除。
- "MOV R2, A" 可从"A"寄存器加载一个相对地址到PC的低8位, PC的第九和第十位被清除。
- 任何向R2写值的指令(例如: "ADD R2, A"、"MOV R2, A", "BC R2, 6",.....)将导致PC的第九和第十位(A8~A9)被清除。因此, 经计算的跳转限制在一个程序页的前256个位址。
- 对于EM78P458/459, 执行"JMP", "CALL"指令后, 程序计数器的高两位(A11和A10)将加载状态寄存器(R3)的PS1和PS0值。
- 处理向R2写值的指令需要两个指令周期外, 所有指令都是单周期指令(fclk/2或fclk/4)。




图5-2 程序计数器组织图

地址	PAGE 寄存器		IOC PAGE 寄存器	IOC PAGE 寄存器
00	R0 (IAR)		保留	保留
01	R1 (TCC)		保留	保留
02	R2 (PC)		保留	保留
03	R3 (状态)		保留	保留
04	R4 (RSR)		保留	保留
05	R5 (Port 5)		IOC50 (I/O 端口控制寄存器)	IOC51 (PWMCON)
06	R6 (Port 6)		IOC60 (I/O 端口控制寄存器)	IOC61 (DT1L)
07	R7 通用寄存器		保留	IOC71 (DT1H)
08	R8 通用寄存器		保留	IOC81 (PRD1)
09	R9 (ADCON)		IOC90 (GCON)	IOC91 (DT2L)
0A	RA (ADDATA)		IOCA0 (AD-CMPCON)	IOCA1 (DT2H)
0B	RB 通用寄存器		IOCB0 (下拉控制寄存器)	IOCB1 (PRD2)
0C	RC 通用寄存器 (仅两位有效)		IOCC0 (漏极开路控制寄存器)	IOCC1 (DL1L)
0D	RD 通用寄存器		IOCD0 (上拉控制寄存器)	IOCD1 (DL1H)
0E	RE 通用寄存器 (仅两位有效)		IOCE0 (WDT 控制寄存器)	IOCE1 (DL2L)
0F	RF (中断状态寄存器)		IOCF0 (中断屏蔽寄存器)	IOCF1 (DL2H)
10 : 1F	通用寄存器			
20 : 3F	Bank 0	Bank 1		

图5-3 数据存储配置

5.1.4 R3 (状态寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
CMPOUT	PS1	PS0	T	P	Z	DC	C

Bit 7 (CMPOUT): 比较器输出结果

Bits 6 ~ 5 (PS1 ~ PS0): 页选择位。PS0~PS1用于选择程序存储器页。当执行"JMP", "CALL"指令或会使程序计数器发生改变的指令(例如: MOV R2, A), PS0~PS1将被加载到程序计数器的第11和第12位用于选择一个有效的程序存储器页。必须注意的是, RET(RETL, RETI)指令不会改变 PS0~PS1位, 也就是, 返回的地址总是子程序被调用的位址, 而不论 PS0~PS1的当前值是什么。

PS1	PS0	程序存储器页[地址]
0	0	Page 0 [000-3FF]
0	1	Page 1 [400-7FF]
1	0	Page 2 [800-BFF]
1	1	Page 3 [C00-FFF]

Bit 4 (T): 溢出位。执行SLEP和WDTC指令或上电时置1。WDT溢出时复位为0。

Bit 3 (P): 掉电位。上电时或执行WDTC指令置1，执行SLEP指令复位为0。

Bit 2 (Z): 零标志位。如果算术或逻辑运算的结果为零时置为"1"

Bit 1 (DC): 辅助进位标志位

Bit 0 (C): 进位标志位

5.1.5 R4 (RAM选择寄存器)

Bit 7: 通用目的读/写位元

Bit 6: 用于选择Bank 0或Bank 1

Bits 0 ~ 5: 在间接寻址模式中用于选择寄存器(地址: 00~3F)

5.1.6 R5 ~ R6 (Port 5 ~ Port 6)

■ R5和R6为I/O寄存器。

5.1.7 R7 ~ R8

■ 所有这些寄存器为8位通用寄存器。

5.1.8 R9 (ADCON: 模数控制器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	IOCS	ADRUN	ADPD	ADIS2	ADIS1	ADIS0

Bit 7~ Bit 6: 未使用，读为'0'

Bit 5 (IOCS): 选择I/O控制寄存器段

0: 选择段0 (IOC50~IOCF0)

1: 选择段1 (IOC51~IOCF1)

Bit 4 (ADRUN): ADC开始运行

0: 完成转换后重置。此位元不可由软件复位。

1: A/D转换开始。此位元可由软件置位。

Bit 3 (ADPD): ADC掉电模式

0: 关闭电阻器，即使当CPU正在运行，也可参考省电模式。

1: ADC运行

Bit 2 ~ Bit 0 (ADIS2 ~ ADIS0): 模拟输入选择

000 = AN0

001 = AN1

010 = AN2

011 = AN3

100 = AN4

101 = AN5

110 = AN6

111 = AN7

仅当ADIF位元和ADRUN位元同时为低时，这些位元才可被改变。

5.1.9 RA (ADDATA: ADC的转换值)

当A/D转换完成，转换结果加载到ADDATA。START//END位元清除，ADIF位元置位。

5.1.10 RB (8位通用目的寄存器)

5.1.11 RC (2位寄存器, Bit 0和Bit 1)

5.1.12 RD (8位通用目的寄存器)

5.1.13 RE (2位寄存器, Bit 0和Bit 1)

5.1.14 RF (中断状态寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	CMPIF	PWM2IF	PWM1IF	ADIF	EXIF	ICIF	TCIF

注意：“1”表示有中断请求，“0”表示没有中断发生

Bit 7: 未使用，读为‘0’

Bit 6 (CMPIF): 高-比较中断标志。当比较器输出发生改变时置位，由软件复位

Bit 5 (PWM2IF): PWM2(脉宽调制)中断标志。当与选定周期匹配时置位，由软件复位

Bit 4 (PWM1IF): PWM1(脉宽调制)中断标志。当与选定周期匹配时置位，由软件复位

Bit 3 (ADIF): 模数转换中断标志位。当AD转换完成时置位，由软件复位

Bit 2 (EXIF): 外部中断标志。由/INT引脚的下降沿触发置位，由软件复位

Bit 1 (ICIF): Port 6 输入状态改变中断标志。当Port 6输入状态改变时置位，由软件复位

Bit 0 (TCIF): TCC 溢出中断标志。TCC溢出时置位，由软件复位。

- RF可由指令清除但不可由指令置位。
- IOCF0为中断屏蔽寄存器。
- 注意：读取RF所得到的值是RF和IOCF0逻辑与的结果。

5.1.15 R10 ~ R3F

- 所有这些寄存器均是8位通用寄存器。

5.2 特殊功能寄存器

5.2.1 A (累加器)

内部数据传输操作或指令操作数保持通常包含累加器的短暂存储功能。累加器为一个不可寻址寄存器。

5.2.2 CONT (控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
INTE	INT	TS	TE	PAB	PSR2	PSR1	PSR0

Bit 7 (INTE): INT信号边沿

- 0: 在INT引脚的上升沿产生中断
- 1: 在INT引脚的下降沿产生中断

Bit 6 (INT): 中断使能标志位

- 0: 由DISI指令或硬件中断屏蔽
- 1: 由ENI/RETI指令使能

Bit 5 (TS): TCC信号源选择位

- 0: 内部指令周期时钟。如果P54用作I/O引脚，TS必须为0
- 1: TCC引脚上的信号跳变

Bit 4 (TE): TCC信号边沿选择位

- 0: TCC引脚信号发生由低到高跳变时增1
- 1: TCC引脚信号发生由高到低跳变时增1

Bit 3 (PAB): 预分频器分配位

- 0: TCC
- 1: WDT

Bit 2 ~ Bit 0 (PSR2 ~ PSR0): TCC/WDT预分频位

PSR2	PSR1	PSR0	TCC分频比	WDT分频比
0	0	0	1:2	1:1
0	0	1	1:4	1:2
0	1	0	1:8	1:4
0	1	1	1:16	1:8
1	0	0	1:32	1:16
1	0	1	1:64	1:32
1	1	0	1:128	1:64
1	1	1	1:256	1:128

CONT寄存器可读/写。

5.2.3 IOC50 ~ IOC60 (I/O 端口控制寄存器)

- "1"设置相应I/O引脚为高阻态，而"0"定义相应I/O引脚为输出。
- IOC50和IOC60寄存器可读/写。

5.2.4 IOC90 (GCON: I/O配置和ADC控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
OP2E	OP1E	G22	G21	G20	G12	G11	G10

Bit 7 (OP2E): 使能增益放大器，此放大器输入端连到P64，输出端连接到8-1模拟开关。

0: OP2关闭(默认), 旁路输入信号到ADC

1: OP2开启

Bit 6 (OP1E): 使能增益放大器，此放大器输入端连到P60，输出端连接到8-1模拟开关。

0: OP1关闭(默认), 旁路输入信号到ADC

1: OP1开启

Bit 5 ~ Bit 3 (G22 ~ G20): OP2 增益选择位

000 = IS x 1 (默认值)

001 = IS x 2

010 = IS x 4

011 = IS x 8

100 = IS x 16

101 = IS x 32

说明: IS = 输入信号

Bit 2 ~ Bit 0 (G12 ~ G10): OP1 增益选择位

000 = IS x 1 (默认值)

001 = IS x 2

010 = IS x 4

011 = IS x 8

100 = IS x 16

101 = IS x 32

说明: IS =输入信号

5.2.5 IOCA0 (AD-CMPCON)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
VREFS	CE	COE	IMS2	IMS1	IMS0	CKR1	CKR0

Bit 7(VREFS):ADC 参考电压 输入选择位

0: ADC的Vref连接到Vdd(默认), 并且P53/VREF引脚用作P53

1: ADC的Vref连接到P53/VREF

Bit 6 (CE): 比较器使能位

0: 比较器关闭(默认)

1: 比较器开启

Bit 5 (COE): 设置P57为比较器输出

0: 如果CE=1, 比较器作为OP

1: 如果CE=1, 用作比较器

Bit 4 ~ Bit 2 (IMS2 ~ IMS0): 输入模式选择。ADC配置定义位。以下表格描述了如何定义R6每个引脚的特性。

表5-1 AD配置控制位元的描述

IMS2:IMS0	P60	P61	P62	P63	P64	P65	P66	P67
000	A	D	D	D	D	D	D	D
001	A	A	D	D	D	D	D	D
010	A	A	A	D	D	D	D	D
011	A	A	A	A	D	D	D	D
100	A	A	A	A	A	D	D	D
101	A	A	A	A	A	A	D	D
110	A	A	A	A	A	A	A	D
111	A	A	A	A	A	A	A	A

Bit 1 ~ Bit 0 (CKR1 ~ CKR0): ADC振荡器时钟的预分频比

00 = 1: 4 (默认)

01 = 1: 16

10 = 1: 64

11 = ADC的振荡器时钟源取自WDT圆环振荡器的频率。

(频率=256/18ms = 14.2kHz)

5.2.6 IOCB0 (下拉控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
/PD7	/PD6	/PD5	/PD4	/PD3	/PD2	/PD1	/PD0

Bit 7 (/PD7): P67引脚下拉控制使能位

0: 使能内部下拉

1: 禁止内部下拉

Bit 6 (/PD6): P66引脚下拉控制使能位

Bit 5 (/PD5): P65引脚下拉控制使能位

Bit 4 (/PD4): P64引脚下拉控制使能位

Bit 3 (/PD3): P63引脚下拉控制使能位

Bit 2 (/PD2): P62引脚下拉控制使能位

Bit 1 (/PD1): P61引脚下拉控制使能位

Bit 0 (/PD0): P60引脚下拉控制使能位

IOCB0 寄存器可读/写。

5.2.7 IOCC0 (漏极开路控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
/OD7	/OD6	/OD5	/OD4	/OD3	/OD2	/OD1	/OD0

Bit 7 (OD7): P57引脚漏极开路控制使能位

0: 使能漏极开路输出

1: 禁止漏极开路输出

Bit 6 (OD6): P54引脚漏极开路控制使能位

Bit 5 (OD5): P52引脚漏极开路控制使能位

Bit 4 (OD4): P51引脚漏极开路控制使能位

Bit 3 (OD3): P67引脚漏极开路控制使能位

Bit 2 (OD2): P66引脚漏极开路控制使能位

Bit 1 (OD1): P65引脚漏极开路控制使能位

Bit 0 (OD0): P64引脚漏极开路控制使能位

IOCC0 寄存器可读/写。

5.2.8 IOCD0 (下拉控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
/PH7	/PH6	/PH5	-	/PH3	/PH2	/PH1	/PH0

Bit 7 (/PH7): P56引脚上拉控制使能位

0: 使能内部上拉

1: 使能内部上拉

Bit 6 (/PH6): P55引脚上拉控制使能位

Bit 5 (/PH5): P53引脚上拉控制使能位

Bit 4: 未使用

Bit 3 (/PH3): P63引脚上拉控制使能位

Bit 2 (/PH2): P62引脚上拉控制使能位

Bit 1 (/PH1): P61引脚上拉控制使能位

Bit 0 (/PH0): P60引脚上拉控制使能位

IOCD0寄存器可读/写。

5.2.9 IOCE0 (WDT控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
WDTE	EIS	-	-	-	-	-	-

Bit 7 (WDTE):看门狗定时器控制使能位

0: 禁止WDT

1: 使能WDT

WDTE 位可读/写

Bit 6 (EIS): P50 (/INT)引脚功能控制使能位

0: P50, 仅作为输入引脚

1: /INT, 外部中断引脚。在此条件下, P50的I/O控制位(IOC50-bit 0)必须设置为"1"。

当EIS为"0", /INT通道被屏蔽。当EIS为"1", /INT引脚状态也可通过读取Port 5 (R5) 的方式读取, 参考图5-6。

EIS位可读/写。

Bits 5 ~ 0: 未使用

5.2.10 IOCF0 (中断屏蔽寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	CMPIE	PWM2IE	PWM1IE	ADIE	EXIE	ICIE	TCIE

Bit 7: 未实现，读为'0'

各个中断可通过设置IOCF0中的相应控制位为"1"使能。

全局中断由ENI指令使能，由DISI指令禁止。参考图 5-10。

Bit 6 (CMPIE): CMPIF中断使能位

0: 禁止CMPIF中断

1: 使能CMPIF中断

Bit 5 (PWM2IE): PWM2IF中断使能位

0: 禁止PWM2中断

1: 使能PWM2中断

Bit 4 (PWM1IE): PWM1IF中断使能位

0: 禁止PWM1中断

1: 使能PWM1中断

Bit 3 (ADIE): ADIF中断使能位

0: 禁止ADIF中断

1: 使能ADIF中断

Bit 2 (EXIE): EXIF中断使能位

0: 禁止EXIF中断

1: 使能EXIF中断

Bit 1 (ICIE): ICIF中断使能位

0: 禁止ICIF中断

1: 使能ICIF中断

Bit 0 (TCIE): TCIF中断使能位

0: 禁止TCIF中断

1: 使能TCIF中断

IOCF0寄存器可读/写。

5.2.11 IOC51 (PWMCON)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PWM2E	PWM1E	T2EN	T1EN	T2P1	T2P0	T1P1	T1P0

Bit 7 (PWM2E): PWM2使能位

0: PWM2关闭(默认值), 其相关引脚用作P52

1: PWM2开启, 其相关引脚将自动设置为输出

Bit 6 (PWM1E): PWM1使能位

0: PWM1关闭(默认值), 其相关引脚用作P51

1: PWM1开启, 其相关引脚将自动设置为输出

Bit 5 (T2EN): TMR2使能位

0: TMR2关闭(默认值)

1: TMR2开启

Bit 4 (T1EN): TMR1使能位

0: TMR1关闭(默认值)

1: TMR1开启

Bit 3 ~ Bit 2 (T2P1 ~ T2P0): TMR2时钟分频比选择位

T2P1	T2P0	分频比
0	0	1:2(默认)
0	1	1:8
1	0	1:32
1	1	1:64

Bit 1 ~ Bit 0 (T1P1 ~ T1P0): TMR1时钟分频比选择位

T1P1	T1P0	分频比
0	0	1:2(默认)
0	1	1:8
1	0	1:32
1	1	1:64

5.2.12 IOC61 (DT1L: PWM1占空周期的最低有效字节(Bit 7 ~ Bit 0))

存储一个特定值, 在TMR1与此特定值发生匹配之前, PWM1的输出一直保持为高。

5.2.13 IOC71 (DT1H: PWM1 占空周期的最高有效字节(Bit 1 ~ Bit 0))

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
CALI1	SIGN1	VOF1[2]	VOF1[1]	VOF1[0]	-	PWM1[9]	PWM1[8]

Bit 7 (CALI1): 校准使能位

0: 校准禁止

1: 校准使能

Bit 6 (SIGN1): 补偿电压极性选择位

0: 负电压

1: 正电压

Bit 5 ~ Bit 3: (VOF1[2]:VOF1[0]): 补偿电压位

Bit 1 ~ Bit 0: (PWM1[9] ~ PWM1[8]): PWM1 占空周期的最高有效字节

存储一个特定值，在TMR1与此特定值发生匹配之前，PWM1的输出一直保持为高。

5.2.14 IOC81 (PRD1: PWM1 的周期)

IOC81存储PWM1的周期(时基)。PWM1的频率为周期倒数。

5.2.15 IOC91 (DT2L: PWM2 占空周期的最低有效字节(Bit 7 ~ Bit 0))

存储一个特定值，在TMR2与此特定值发生匹配之前，PWM2的输出一直保持为高。

5.2.16 IOCA1 (DT2H: PWM2 占空周期的最高有效字节(Bit 1 ~ Bit 0))

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
CALI2	SIGN2	VOF2[2]	VOF2[1]	VOF2[0]	-	PWM2[9]	PWM2[8]

Bit 7 (CALI2): 校准使能位

0: 禁止校准

1: 使能校准

Bit 6 (SIGN2): 补偿电压极性选择位

0: 负电压

1: 正电压

Bit 5 ~ Bit 3: (VOF2[2]:VOF2[0]): 补偿电压位

Bit 1 ~ Bit 0: (PWM2[9] ~ PWM2[8]): PWM1 占空周期高两位

存储一个特定值，在TMR2与此特定值发生匹配之前，PWM2的输出一直保持为高。

5.2.17 IOCB1 (PRD2: PWM2的周期)

IOCB1存储PWM2的周期(时基)。PWM2的频率为周期倒数。

5.2.18 IOCC1 (DL1L: PWM1占空周期锁存值的最低有效字节 (Bit 7 ~ Bit 0))

IOCC1寄存器仅可读。

5.2.19 IOCD1 (DL1H: PWM1占空周期锁存值的最高有效字节(Bit 1 ~ Bit 0))

IOCD1寄存器仅可读。

5.2.20 IOCE1 (DL2L: PWM2占空周期锁存值的最低有效字节(Bit 7 ~ Bit 0))

IOCE1寄存器仅可读。

5.2.21 IOCF1 (DL2H: PWM2占空周期锁存值的最高有效字节(Bit 1 ~ Bit 0))

IOCF1寄存器仅可读。

5.3 TCC/WDT 和预分频器

一个8位计数器可用作TCC或WDT预分频计数器。在某一特定时刻，预分频器仅对TCC或WDT有效，CONT寄存器的PAB位用于定义预分频器的分配。PSR0~PSR1位定义预分频比。在TCC模式下，预分频器在每次执行向TCC写值的指令后清除。当预分频器分配给WDT，WDT和预分频器在执行WDTC或SLEP指令后清除。图5-4描绘了TCC/WDT电路图。

- R1 (TCC) 为一个8位定时/计数器。TCC时钟源可取自内部时钟或外部时钟输入(可选择触发边沿)。如果TCC信号源取自内部时钟，TCC将在每个指令周期(未预分频)后增1。参考图5-4， $CLK=F_{osc}/2$ 或 $CLK=F_{osc}/4$ CLK取决于代码选项位CLKS。如果CLKS位为"0"， $CLK=F_{osc}/2$ ；如果CLKS位为"1"， $CLK=F_{osc}/4$ 。
- 如果TCC信号源取自外部时钟输入，TCC将在TCC引脚信号的下降或上升沿增1。
- 看门狗定时器的时钟源是一个自由运行的片内RC振荡器。WDT将一直保持运行即使在振荡器驱动关闭的条件下(也即休眠模式)。在普通模式或休眠模式下，WDT溢出(若使能)将使器件产生复位。在普通模式，WDT可通过编程在任何时间使能或禁止。参考IOCE0寄存器的WDTE位。不带预分频时，WDT溢出周期大约为18 ms¹。

¹ VDD=5V, 启动周期 = 18 ms ± 30%.

VDD=3V, 启动周期 = 22 ms ± 30%.





图 1-4 TCC 和 WDT 结构图


5.4 I/O端口

Port 5, Port 6 和 I/O 寄存器为双向三态 I/O 端口。上拉、下拉和漏极开路功能可分别通过设置 IOCB0、IOCC0 和 IOCD0 使能或禁止。Port 6 具有输入状态改变中断(或唤醒)功能。每个 I/O 引脚都可通过设置相应 I/O 控制寄存器 (IOC50 ~ IOC60) 定义为“输入”或“输出”引脚。I/O 寄存器和 I/O 控制寄存器均可读/写。Port 5 和 Port 6 I/O 接口电路分别见图 5-5，图 5-6，图 5-7。




注：下拉电路没有在图中显示。

图 5-5 Port 5 I/O 端口和 I/O 控制寄存器电路



注: 上拉(下拉)和漏极开路电路没有在图中显示

图5-6 P50(/INT) I/O端口和I/O控制寄存器电路



注: 上拉(下拉)和漏极开路电路没有在图中显示

图5-7 P60~P67 I/O端口和I/O控制寄存器电路




图5-8 Port 6输入状态改变中断/唤醒功能结构图

表5-2 Port 6输入状态改变唤醒/中断功能应用

Port 6 输入状态改变唤醒/中断功能应用	
(I) 由 Port 6 输入状态改变唤醒	(II) Port 6 输入状态改变中断
(a) 休眠前	1. 读 I/O Port 6 (MOV R6,R6)
1. 禁止 WDT	2. 执行"ENI"
2. 读 I/O Port 6 (MOV R6,R6)	3. 使能中断(设置 IOCF0.1)
3. 执行 "ENI" 或 "DISI"	4. 如果 Port 6 状态改变(中断)
4. 使能中断(设置 IOCF0.1)	→ 中断向量(008H)
5. 执行 "SLEEP"指令	
(b) 唤醒后	
1. 如果"ENI" → 中断向量(008H)	
2. 如果"DISI" → 下一条指令	

5.5 复位和唤醒

5.5.1 复位和唤醒功能

一次复位可由如下事件之一触发：

- (1) 上电复位
- (2) /RESET 引脚输入“低”
- (3) WDT 溢出(若使能)

在检测到一次复位后，器件将保持在复位状态大约18ms(一次振荡器启动时间周期)。一旦产生复位，以下功能将被执行：

- 振荡器保持运行或开始起振。
- 程序计数器 (R2)所有位置"0"。
- 所有I/O端口引脚被配置为输入模式(高阻态模式)。
- 看门狗定时器和预分频器被清除。
- 当电源开启，R3寄存器的高3位清零。
- 除了Bit 6(INT 标志)以外，CONT寄存器的所有位置"1"。
- IOCB0寄存器的所有位置"1"。
- IOCC0寄存器清零。
- IOCD0寄存器的所有位置"1"。
- IOCE0寄存器的Bit 7置"1"，Bit 6 清零。

执行“SLEP”将使器件进入休眠模式。当进入休眠模式，WDT(若使能)清零但始终保持运行。控制器可由以下事件唤醒：

- (1) /RESET引脚的外部复位输入
- (2) WDT 溢出(若使能)
- (3) Port 6输入状态改变(若使能)
- (4) 比较器高
- (5) ADC 转换完成

前两个事件将使EM78P458/459产生复位。R3寄存器的T 和 P 标志可用于判断复位(唤醒)源。事件3将综合考虑后续程序的执行和全局中断("ENI"或"DISI"指令是否被执行)决定控制器在唤醒后是否进入中断向量。如果在SLEP指令前执行了ENI指令，唤醒后将地址0X8开始执行指令；如果在SLEP指令前执行了DISI指令，唤醒后将从SLEP指令的下一条指令开始执行。

在进入休眠模式之前，仅有事件2至4可被使能。也即：

- [a]** 如果Port 6输入状态改变中断在执行SLEP指令前被使能，WDT必须由软件禁止。然而，代码选项寄存器的WDT位仍保持使能。因此，EM78P458/459仅可由事件1 或 3 唤醒。
- [b]** 如果WDT在执行SLEP指令之前使能，Port 6输入状态改变中断必须被禁止。因此，EM78P458/459仅可由事件 1或 2唤醒。详细请参考中断章节
- [c]** 如果比较器高中断在执行SLEP指令之前使能，WDT必须被禁止。然而，代码选项寄存器的WDT位仍保持使能。因此，EM78P458/459仅可由事件1或4唤醒。

如果Port 6输入状态改变中断用于唤醒EM78P458/459如上述事件[a]，在SLEP指令前必须执行如下指令：

```

MOV A, @0Bxx000110 ; TCC选择内部时钟
CONTW
CLR R1 ; 清除TCC和预分频器
MOV A, @0Bxxxx1110 ; 选择WDT预分频
CONTW
WDTC ; 清除WDT和预分频器
MOV A, @0B0xxxxxxxx ; 禁止WDT
IOW RE
MOV R6, R6 ; 读取Port 6
MOV A, @0B00000x1x ; 使能Port 6输入状态改变中断
IOW RF
ENI (or DISI) ; 使能(或禁止)全局中断
SLEP ; 休眠
NOP

```

同样，如果比较器高中断用于唤醒EM78P458/459(如上述事件[c])，在SLEP指令前必须执行如下指令：

```

MOV A, @0Bxx000110 ; TCC选择内部时钟
CONTW
CLR R1 ; 清除TCC和预分频器
MOV A, @0Bxxxx1110 ; 选择WDT预分频
CONTW
WDTC ; 清除WDT和预分频器
MOV A, @0B0xxxxxxxx ; 禁止WDT
IOW RE
MOV A, @0B01xxxxxxxx ; 使能比较器高中断
IOW RF
ENI (or DISI) ; 使能(或禁止)全局中断
SLEP ; 休眠
NOP

```

用户必须注意到的一个问题是，器件从休眠模式唤醒后，WDT功能将被自动使能。WDT操作(使能或禁止)应该由软件进行适当的处理。

5.5.2 状态寄存器的T和P状态

一次复位可由以下事件之一触发：

- (1) 上电
- (2) /RESET引脚上的一次高-低-高脉冲
- (3) 看门狗定时器溢出

T和P的值列于下面表5-3中，可用其判断处理器是如何唤醒的。表5-4列出了可能会影响T和P状态的事件。

表5-3 复位后RST, T和P值

复位类型	T	P
上电	1	1
普通模式下的/RESET 引脚复位	*P	*P
休眠模式下的/RESET 引脚复位	1	0
普通模式下的 WDT 溢出	0	*P
休眠模式下的 WDT 溢出唤醒	0	0
休眠模式下的 Port 6 输入状态改变唤醒	1	0

*P: 复位前的状态

表 5-4 事件发生后RST, T和P状态

事件	T	P
上电	1	1
WDTC 指令	1	1
WDT 溢出	0	*P
SLEP 指令	1	0
休眠模式下的 Port 6 输入状态改变唤醒	1	0

*P: 复位前的值




图5-9 控制器复位结构图

5.6 中断

EM78P458/459 有如下所列6个中断

- (1) TCC 溢出中断
- (2) Port 6 输入状态改变中断

- (3) 外部中断[(P50, /INT)引脚].
- (4) 模数转换完成
- (5) PWM模式下TMR1/TMR2 分别与PRD1/PRD2匹配.
- (6) 比较器输出改变

在使能Port 6输入状态改变前，读取Port 6 (例如"MOV R6,R6")是必要的。每个Port 6引脚在其状态改变时都具有此特性。如果引脚被配置为输出引脚(P50引脚被配置为/INT)，则不再具有此功能。如果在执行SLEP进入休眠模式之前，Port 6输入状态改变中断被使能，则它将会使EM78P458/459从休眠模式唤醒。控制器唤醒后，如果禁止全局中断，则将接着顺序执行程序；如果全局中断被使能，将跳转到中断向量008H处开始执行。

中断状态寄存器RF的相关标志位记录相应的中断请求。IOCF0是中断屏蔽寄存器。全局中断可通过执行ENI指令使能，通过执行DISI指令禁止。当某个中断(若使能)产生，下一条指令将跳转到008H地址。一旦进入中断服务子程序，可通过轮询RF标志位的方式判断中断源。在离开中断服务子程序前，必须通过指令清除中断标志位以避免中断嵌套。

当有中断产生，中断状态寄存器(RF)的标志位(ICIF位除外)将被置位，不论其相应屏蔽位是否使能或是否执行了ENI指令。必须注意的是，读取RF所得到的值是RF和IOCF0(参考图5-10)逻辑相与的结果。RETI指令终止中断服务子程序并使能全局中断(执行ENI)。

如果中断是由INT指令(若使能)产生，下一条指令将跳转到地址001H。




图5-10 中断输入电路

5.7 模数转换器(ADC)

模数转换电路由一个8位模拟复用器，三个控制寄存器(ADCON/R9, AD-CMP-CON/IOCA0, GCON/IOC90)，一个数据寄存器(ADDATA/RA)，和一个8位分辨率的ADC组成。ADC的功能结构图如图5-11所示。模拟参考电压(Vref)和模拟地通过分离输入引脚相连。

ADC模块利用逐次逼近式方式转换未知模拟信号为一个数字信号。转换结果存入ADDATA。输入通道可通过设置ADCON寄存器的Bits ADIS0、ADIS1和ADIS2选择模拟输入复用器进行选择。




图5-11 模数转换功能结构图

5.7.1 ADC 控制寄存器(ADCON/R9, AD-CMP-CON/IOCA0, GCON/IOC90)

5.7.1.1 ADCON/R9

ADCON寄存器控制A/D转换操作并且定义哪个引脚当前使能。

Bit	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
SYMBOL	-	-	IOCS	ADRUN	ADPD	ADIS2	ADIS1	ADIS0
*初始值	0	0	0	0	0	0	0	0

*初始值: 上电复位时的初始值

ADRUN (Bit 4): ADC 开始运行

0: 转换完成后复位。此位可由软件清零

1: A/D转换开始。此位可由软件置1

ADPD (Bit 3): ADC电源开关

0: 当CPU运行时，关闭电阻器，可节电

1: ADC运行

ADIS2 ~ ADIS0 (Bits 2 ~ 0): 模拟输入选择

000 = AN0

001 = AN1

010 = AN2

011 = AN3

100 = AN4

101 = AN5

110 = AN6

111 = AN7

仅当ADIF位和ADRUN位均为低时才可改变。

5.7.1.2 AD-CMP-CON/IOCA0

AD-CMP-CON 寄存器分别定义Port 6的各引脚是作为模拟输入引脚还是数字I/O引脚。

Bit	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
SYMBOL	VREFS	CE	COE	IMS2	IMS1	IMS0	CKR1	CKR0
*初始值	0	0	0	0	0	0	0	0

*初始值: 上电复位时的初始值

VREFS (Bit 7): ADC 参考电压的输入源

0: ADC Vref 连接到Vdd(默认值), P53/VREF引脚用作P53

1: ADC Vref 连接到P53/VREF

CE (Bit 6): 比较器使能控制位

0: 禁止比较器

1: 使能比较器

COE (Bit 5): 设置P57作为比较器输出

0: 如果CE=1, 比较器用作OP

1: 如果CE=1, 用作比较器

IMS2 ~ IMS0 (Bit 4 ~ Bit 2): ADC 配置定义位

CKR1 and CKR0 (Bit 1 and Bit 0): 转换时间选择位

00 = Fosc/4

01 = Fosc/16

10 = Fsc0/64

11 = ADC振荡时钟源取自WDT振荡器频率

(频率=256/18ms = 14.2kHz)

5.7.1.3 GCON/IOC90

如图5-11所示，增益放大器OP1和OP2位于模拟输入引脚(ADC1和ADC5)与8选1模拟开关之间。GCON寄存器控制增益。

表5-5 表5-5 列出了ADC的增益和工作电压范围

Bit	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
SYMBOL	OP2E	OP1E	G22	G21	G20	G12	G11	G10
*初始值	0	0	0	0	0	0	0	0

表5-6 ADC的增益和工作电压范围

G10:G12/G20:G22	增益	工作电压范围
000	1	0 ~ Vref
001	2	0 ~ (1/2)Vref
010	4	0 ~ (1/4)Vref
011	8	0 ~ (1/8)Vref
100	16	0 ~ (1/16)Vref
101	32	0 ~ (1/32)Vref

注意

Vref 不能小于3V。

5.7.2 ADC数据寄存器(ADDATA/RA)

当A/D转换完成，转换结果存入ADDATA。START/END位清零，ADIF位置1。

5.7.3 A/D采样时间

精度、线性和逐次逼近式A/D转换器的速率取决于ADC和比较器的特性。源阻抗和内部采样阻抗直接影响释放采样保持电容上电荷所需要的时间。应用程序控制采样时间的长度以符合特定精度需求。一般而言，对于每KΩ源阻抗，程序应该等待大约1μs，对于低阻抗源而言，至少应该等待1μs。模拟输入通道选定后，在开始转换之前采样时间必须确定下来。

5.7.4 A/D转换时间

CKR0 和 CKR1依据指令周期选择转换时间(Tct)。这样允许MCU可在不牺牲A/D转换精度的条件下以最高频率运行。对于EM78P458/459，每位元转换时间大约为4μs。表5-7显示Tct和最高工作频率之间的关系。

表5-7 Tct 与最高工作频率

CKR0:CKR1	工作模式	最大工作频率
00	Fsco/4	1 MHz
01	Fsco/16	4 MHz
10	Fsco/64	16 MHz
11	内部 RC	-

5.7.5 休眠模式下的A/D运行

为减少功耗，A/D在休眠模式下仍保持运行，而且应该采用内部RC时钟源模式。当执行了SLEP指令后，除了A/D转换外，MCU所有操作都将停止。转换完成后，RUN位清零，转换结果填入ADDATA。如果ADIE使能，器件将被唤醒。否则，无论ADPD位状态，A/D转换都将被关闭。

5.7.6 编程步骤/注意事项

5.7.6.1 编程步骤

遵循如下步骤获取ADC转换结果：

- (1) 改变AD-CMP-CON1寄存器的三位(IMS2 ~ IMS0)以定义R6引脚特性：用作数字I/O，模拟通道和电压参考引脚。
- (2) 改变ADCON寄存器以配置AD模块：
 - (a) 选择A/D输入通道(ADAS2~ADAS0)。
 - (b) 改变GCON寄存器选择适当的增益(此步可选)。
 - (c) 定义A/D转换时间(CKR1:CKR0)。
 - (d) 设置ADPD位为1，打开AD电源。
- (3) 如果要用到中断功能，执行“ENI”指令。
- (4) 设置ADRUN位为1。
- (5) 等待中断标志位置位或ADC中断产生。
- (6) 读取转换数据寄存器ADDATA。
- (7) 清零中断标志位 (ADIF)。
- (8) 对于下次转换，按需求跳转到步骤1或步骤2。不过在下次采集之前至少应该等待2 Tct。

注意

为获取精确值，在转换过程中应该避免在I/O引脚上的数据传输。

5.7.6.2 示范程序

；定义通用寄存器

```

R_0 == 0           ; 间接寻址寄存器
PSW == 3          ; 状态寄存器
PORT5 == 5
PORT6 == 6
R_F == 0XF        ; 中断状态寄存器
  
```

```
; 定义控制寄存器
IOC50 == 0X5           ; Port 5控制寄存器
IOC60 == 0X6           ; Port 6控制寄存器
C_INT== 0XF           ; 中断控制寄存器

;ADC控制寄存器
ADDATA == 0xA         ; ADC转换值

ADCON R== 0x9         ; 7 6 5 4 3 2 1 0
                       ; - - IOCS ADRUN ADPD ADIS2 ADIS1 ADIS0
ADCONC== 0xA         ; 7 6 5 4 3 2 1 0
                       ; VREFS X X IMS2 IMS1 IMS0 CKR1 CKR0
GCON == 0x9           ; 7 6 5 4 3 2 1 0
                       ; OPE2 OPE1 G22 G21 G20 G12 G11 G10

; 定义位
; 在ADCONR
ADRUN == 0x4         ; 此位置位后, ADC开始转换
ADPD == 0x3         ; ADC电源模式

ORG 0                 ; 起始地址
JMP INITIAL          ;

ORG 0x08             ; 中断向量

(用户代码)

CLR R_F              ; 清除ADCIF位
BS ADCONR, ADRUN    ; 如有必要, 开始下一次AD转换
RETI
INITIAL:
MOV A, @0BXXXX1XXX ; 使能ADC中断, 应用"x"
LOW C_INT
MOV A, @0xXX        ; 禁止中断:<6>
CONTW
MOV A, @0B00000000 ; 采用Vdd作为参考电压,定义P60用作模拟输入并
                   ; 且设置转换速率为fosc/4
```

```

En_ADC:
MOV A, @0BXXXXXXX1      ; 定义P60为输入引脚, 其他的取决于IOW PORT6的
                          ; 应用

MOV A, @0B01000101     ; 使能OP1并且设置增益为32
IOW GCON
BS ADCONR, ADPD         ; 禁止ADC掉电模式
ENI                      ; 使能中断功能
BS ADCONR, ADRUN        ; 开始运行ADC
                          ; 如果要采用中断功能, 以下三行可以省略
                          ; 轮询:
JBC ADCONR, ADRUN       ; 持续检查ADRUN位
JMP POLLING              ; ADRUN在AD转换完成后将复位
                          ; (用户代码)
                          ;
    
```

5.8 两路PWM (脉宽调制)

5.8.1 综述

在PWM模式，PWM1和PWM2引脚均可产生10位分辨率的PWM输出(见图5-12 功能结构图)。一个PWM输出由一个周期和一个占空周期比构成，占空周期内输出保持为高。PWM波特率是周期的相反数。图5-13描绘了周期和占空周期之间的关系。




图5-12 两路PWM功能结构图




图 5-13 PWM输出时序

5.8.2 加定时计数器(TMRX: TMR1H/TWR1L或TMR2H/TWR2L)

TMRX是带可编程预分频的10位时钟计数器。它们被设计用来用作PWM模块的波特率时钟发生器。TMRX可读/写并在任何复位条件下清零。如果被采用，它们可通过设置T1EN位[PWMCON<4>]或T2EN位[PWMCON<5>]为0而关闭以节省功耗。

5.8.3 PWM周期(PRDX: PRD1或PRD2)

写值到PRDX寄存器定义PWM周期。当TMRX等于PRDX，下一个指令周期时将发生以下事件：

- TMRX清零。
- PWMX引脚置1。
- PWM占空周期从DT1/DT2锁存到DTL1/DTL2。

注意

如果占空周期为0，PWM输出不能被置位。

- PWMXIF引脚置1。

以下公式描述如何计算PWM周期：

$$\text{周期} = (\text{PRDX} + 1) \times 4 \times \left(\frac{1}{F_{osc}} \right) \times (\text{TMRX Pr escale value})$$

5.8.4 PWM占空周期(DTX: DT1H/DT1L和DT2H/DT2L; DTL: DL1H/DL1L和DL2H/DL2L)

写值到DTX寄存器定义PWM占空周期，当TMRX清零后从DTX锁存到DLX。当DLX等于TMRX，PWMX引脚清除。DTX可在任何时间被加载。然而，在当前DLX值与TRMX前相等前，它不可被锁存到DTL。

以下公式描述如何计算PWM占空周期：

$$\text{占空周期} = (\text{DTX}) \times \left(\frac{1}{F_{osc}} \right) \times (\text{TMRX Pr escale value})$$

5.8.5 比较器X

当发生匹配改变输出状态的同时，TMRXIF标志将被置位。

5.8.6 PWM编程步骤

- (1) 加载PWM周期到PRDX寄存器。
- (2) 加载PWM占空周期到DTX寄存器。
- (3) 若需要，写值IOCF0使能中断功能。
- (4) 写适当值到IOC51设置PWMX引脚为输出引脚。
- (5) 加载一个适当值到IOC51配置TRMX分频比并使能PWMX和TMRX。

5.9 计时器

5.9.1 功能描述

定时器1 (TMR1)和定时器 2 (TMR2) (TMRX) 是带可编程预分频比的10位时钟计数器。它们被设计用作PWM模块提供波特率发生器。TMRX可读/写，并可在任何复位条件下清除。

5.9.2 功能描述

图5-14 显示TMRX结构框图。每个信号和结构描述如下：




图5-14 TMRX功能结构图

Fosc: 输入时钟。

预分频(T1P0和T1P1/T2P1和T2P0): 1:2, 1:8, 1:32 和 1:64 由TMRX定义。它在任何复位条件下清零。

TMR1X 和 TMR2X (TMR1H/TWR1L和TMR2H/TMR2L):定时器X寄存器; TMRX在与PRDX匹配之前加1计数, 发生匹配后复位为0。TMRX不可读。

PRDX (PRD1和PRD2): PWM周期寄存器。

比较器X (比较器1和比较器2): 匹配发生时复位TMRX的同时, TMRXIF标志置位。

5.9.3 编程相关寄存器

当定义TMRX, 参考表9相关操作寄存器。必须注意的是, 当其相应的TMRXs被应用时PWMX位必须禁止。也即, PWMCON寄存器的bit7和bit6必须置'0'。

表5-8 TMR1和TMR2相关控制寄存器

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
IOC51	PWMCON/IOC51	PWM2E	PWM1E	T2EN	T1EN	T2P1	T2P0	T1P1	T1P0

5.9.4 定时器编程步骤

- (1) 加载定时器周期到PRDX。
- (2) 如果需要, 写值到IOCF0使能中断功能。
- (3) 加载一个适当值到PWMCON寄存器配置TMRX预分频值并且使能TMRX, 禁止PWMX。

5.10 比较器

EM78P458/459 有一个比较器, 它有两个模拟输入和一个输出端口。比较器可用于将器件从休眠模式唤醒。图5-15描绘了比较器电路。




图5-15 比较器工作模式

5.10.1 外部参考信号

Cin-端的模拟信号与Cin+端的信号相比较, 比较器的数字输出端(CO)作相应调整。

- 参考电压必须间于Vss和Vdd。
- 参考电压可加载到比较器的任一输入端。

- 极值检测应用可用于相同参考电压。
- 比较器可取自相同或不同参考源。

5.10.2 比较器输出

- 比较结果存储在R3寄存器的CMPOUT位。
- 通过设置AD-CMPCON寄存器的bit5<COE>为1可使比较器输出到P57。
- P57如果用于比较器输出，必须设置为输出。
- 图5-16显示了比较器输出结构图。




图5-16 比较器输出配置

5.10.3 用作运算放大器

如果在输入和输出端外接一个反馈电阻，比较器可被用于一个运算放大器。在此情况下，施密特触发器可通过设置CE为1并且COE为0禁止以节省功耗。

5.10.4 中断

- CMPIE (IOCF0.6) 必须使能。
- 比较器输出引脚信号的上升沿触发产生中断。
- 引脚的实际变化可通过读取R3<7> Bit CMPOUT来判定。
- CMPIF (RF.6)，比较器中断标志位，仅可由软件清零。

5.10.5 从休眠模式唤醒

- 若使能，即使是在休眠模式下，比较器仍在运行并且中断功能仍然有效。
- 当产生非匹配，中断将器件从休眠模式唤醒。
- 为节省能源，必须考虑到功耗问题。
- 如果在休眠模式下未用到此功能，在进入休眠模式前关闭比较器。

5.11 复位后的初始值

表5-9 寄存器初始值的总结

地址	名称	复位类型	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
N/A	IOC50	位名	C57	C56	C55	C54	C53	C52	C51	C50
		上电	1	1	1	1	1	1	1	1
		/RESET 和 WDT	1	1	1	1	1	1	1	1
		引脚状态改变唤醒	P	P	P	P	P	P	P	P
N/A	IOC60	位名	C67	C66	C65	C64	C63	C62	C61	C60
		上电	1	1	1	1	1	1	1	1
		/RESET 和 WDT	1	1	1	1	1	1	1	1
		引脚状态改变唤醒	P	P	P	P	P	P	P	P
N/A	IOCB0	位名	/PD7	/PD6	*/PD5	*/PD4	/PD3	/PD2	/PD1	/PD0
		上电	1	1	1	1	1	1	1	1
		/RESET 和 WDT	1	1	1	1	1	1	1	1
		引脚状态改变唤醒	P	P	P	P	P	P	P	P
N/A	IOCC0	位名	OD7	OD6	OD5	OD4	OD3	OD2	OD1	OD0
		上电	1	1	1	1	1	1	1	1
		/RESET 和 WDT	1	1	1	1	1	1	1	1
		引脚状态改变唤醒	P	P	P	P	P	P	P	P
N/A	IOCD0	位名	/PH7	/PH6	/PH5	/PH4	/PH3	/PH2	/PH1	/PH0
		上电	1	1	1	1	1	1	1	1
		/RESET 和 WDT	1	1	1	1	1	1	1	1
		引脚状态改变唤醒	P	P	P	P	P	P	P	P
N/A	IOCE0	位名	WDTE	EIS	X	X	X	X	X	X
		上电	1	0	1	1	1	1	1	1
		/RESET 和 WDT	1	0	1	1	1	1	1	1
		引脚状态改变唤醒	P	P	1	1	1	1	1	1
N/A	IOCF0	位名	X	CMPIE	PMW2I E	PMW1I E	ADIE	EXIE	ICIE	TCIE
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		引脚状态改变唤醒	0	P	P	P	P	P	P	P



(续)

地址	名称	复位类型	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
N/A	IOC90 (GCON)	位名	OP2E	OP1E	G22	G21	G20	G12	G11	G10
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		引脚状态改变唤醒	P	P	P	P	P	P	P	P
N/A	IOCA0 (AD-CMP CON)	位名	VREFS	CE	COE	IMS2	IMS1	IMS0	CKR1	CKR0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		引脚状态改变唤醒	P	P	P	P	P	P	P	P
N/A	IOC51 (PWM CON)	位名	PWM2E	PWM1E	T2EN	T1EN	T2P1	T2P0	T1P1	T1P0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		引脚状态改变唤醒	P	P	P	P	P	P	P	P
N/A	IOC61 (DT1L)	位名	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		引脚状态改变唤醒	P	P	P	P	P	P	P	P
N/A	IOC71 (DT1H)	位名	CAL11	SIGN1	VOF1[2]	VOF1[1]	VOF1[0]	X	PWM 1[9]	PWM 1[8]
		上电	0	1	1	0	0	0	0	0
		/RESET 和 WDT	0	1	1	0	0	0	0	0
		引脚状态改变唤醒	P	P	P	P	P	0	P	P
N/A	IOC81 (PRD1)	位名	-	-	-	-	-	-	-	-
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		引脚状态改变唤醒	P	P	P	P	P	P	P	P
N/A	IOC91 (DT2L)	位名	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		引脚状态改变唤醒	P	P	P	P	P	P	P	P
N/A	IOCA1 (DT2H)	位名	CAL12	SIGN2	VOF2[2]	VOF2[1]	VOF2[0]	X	PWM 2[9]	PWM 2[8]
		上电	0	1	1	0	0	0	0	0
		/RESET 和 WDT	0	1	1	0	0	0	0	0
		引脚状态改变唤醒	P	P	P	P	P	0	P	P
N/A	IOCB1 (PRD2)	位名	-	-	-	-	-	-	-	-
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		引脚状态改变唤醒	P	P	P	P	P	P	P	P
N/A	IOCC1 (DL1L)	位名	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		引脚状态改变唤醒	P	P	P	P	P	P	P	P

(续)

地址	名称	复位类型	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	
N/A	IOCD1 (DL1H)	位名	X	X	X	X	X	X	Bit 1	Bit 0	
		上电	0	0	0	0	0	0	0	0	
		/RESET 和 WDT	0	0	0	0	0	0	0	0	
		引脚状态改变唤醒	0	0	0	0	0	0	0	P	P
N/A	IOCE1 (DL2L)	位名	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	
		上电	0	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0	0
		引脚状态改变唤醒	P	P	P	P	P	P	P	P	P
N/A	IOCF1 (DL2H)	位名	X	X	X	X	X	X	Bit 1	Bit 0	
		上电	0	0	0	0	0	0	0	0	
		/RESET 和 WDT	0	0	0	0	0	0	0	0	
		引脚状态改变唤醒	0	0	0	0	0	0	0	P	P
N/A	CONT	位名	INTE	INT	TS	TE	PAB	PSR2	PSR1	PSR0	
		上电	1	0	1	1	1	1	1	1	
		/RESET 和 WDT	1	0	1	1	1	1	1	1	
		引脚状态改变唤醒	P	P	P	P	P	P	P	P	P
0x00	R0 (IAR)	位名	-	-	-	-	-	-	-	-	
		上电	U	U	U	U	U	U	U	U	
		/RESET 和 WDT	P	P	P	P	P	P	P	P	
		引脚状态改变唤醒	P	P	P	P	P	P	P	P	
0x01	R1 (TCC)	位名	-	-	-	-	-	-	-	-	
		上电	0	0	0	0	0	0	0	0	
		/RESET 和 WDT	0	0	0	0	0	0	0	0	
		引脚状态改变唤醒	P	P	P	P	P	P	P	P	
0x02	R2 (PC)	位名	-	-	-	-	-	-	-	-	
		上电	0	0	0	0	0	0	0	0	
		/RESET 和 WDT	0	0	0	0	0	0	0	0	
		引脚状态改变唤醒	跳转至0x08或继续执行下一条指令								
0x03	R3 (SR)	位名	CMPOUT	PS1	PS0	T	P	Z	DC	C	
		上电	0	0	0	1	1	U	U	U	
		/RESET 和 WDT	0	0	0	t	t	P	P	P	
		引脚状态改变唤醒	P	P	P	t	t	P	P	P	
0x04	R4 (RSR)	位名	BS7	BS6	-	-	-	-	-	-	
		上电	0	0	U	U	U	U	U	U	
		/RESET 和 WDT	0	0	P	P	P	P	P	P	
		引脚状态改变唤醒	P	P	P	P	P	P	P	P	
0x05	P5	位名	P57	P56	P55	P54	P53	P52	P51	P50	
		上电	1	1	1	1	1	1	1	1	
		/RESET 和 WDT	1	1	1	1	1	1	1	1	
		引脚状态改变唤醒	P	P	P	P	P	P	P	P	
0x06	P6	位名	P67	P66	P65	P64	P63	P62	P61	P60	
		上电	1	1	1	1	1	1	1	1	
		/RESET 和 WDT	1	1	1	1	1	1	1	1	
		引脚状态改变唤醒	P	P	P	P	P	P	P	P	

(续)

地址	名称	复位类型	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x07 ~ 0x08	R7~R8	位名	-	-	-	-	-	-	-	-
		上电	U	U	U	U	U	U	U	U
		/RESET 和 WDT	P	P	P	P	P	P	P	P
		引脚状态改变唤醒	P	P	P	P	P	P	P	P
0x09	R9 (ADCON)	位名	X	X	IOCS	ADRUN	ADPD	ADIS2	ADIS1	ADIS0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		引脚状态改变唤醒	P	P	P	P	P	P	P	P
0x0A	RA (ADDDATA)	位名	-	-	-	-	-	-	-	-
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		引脚状态改变唤醒	P	P	P	P	P	P	P	P
0x0B	RB (TMR1L)	位名	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		引脚状态改变唤醒	P	P	P	P	P	P	P	P
0x0C	RC (TMR1H)	位名	X	X	X	X	X	X	Bit 1	Bit 0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		引脚状态改变唤醒	0	0	0	0	0	0	P	P
0x0D	RD (TMR2L)	位名	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		引脚状态改变唤醒	P	P	P	P	P	P	P	P
0x0E	RE (TMR2H)	位名	X	X	X	X	X	X	Bit 1	Bit 0
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		引脚状态改变唤醒	0	0	0	0	0	0	P	P
0x0F	RF (ISR)	位名	X	CMPIF	PWM2IF	PWM1IF	ADIF	EXIF	ICIF	TCIF
		上电	0	0	0	0	0	0	0	0
		/RESET 和 WDT	0	0	0	0	0	0	0	0
		引脚状态改变唤醒	0	P	P	P	P	P	P	P
0x10~ 0x3F	R10~R3F	位名	-	-	-	-	-	-	-	-
		上电	U	U	U	U	U	U	U	U
		/RESET 和 WDT	P	P	P	P	P	P	P	P
		引脚状态改变唤醒	P	P	P	P	P	P	P	P

说明: “x” = 未使用 “P” = 复位前的值
 “u” = 位置或无关 “t” = 查表4-3

5.12 振荡器

5.12.1 振荡模式

EM78P458和EM78P459可工作在四个不同的振荡模式，也即：高频晶振模式(HXT)、低频晶振模式(LXT)、外部RC振荡模式(ERC)、内部电容的RC振荡模式(IC)。用户可通过编程设置MASK代码选项选择某一振荡模式。晶振/谐振器在不同VDD条件下的最高工作频率列与表5-10。

表5-10 最高工作频率汇总

条件	VDD	最大频率(MHz)
基于两个时钟周期	2.3	4
	3.0	8
	5.0	20

5.12.2 晶振/陶瓷谐振器(晶体)

EM78P458/459可由如图5-17所示的通过OSCI引脚的外部时钟信号驱动。




图5-17 外部时钟输入电路

在大多数应用中，OSCI和OSCO引脚可连接晶振或陶瓷谐振器以产生振荡。图5-18描绘了这样的电路。此电路同样适用于HXT模式和LXT模式。表5-11列出了C1和C2的建议值。因为每个谐振器都有它自己的特性，用户应该参考其规格以选择合适的C1和C2值。对于AT切片晶体或低频模式，可能需要一个串接电阻RS。




图5-18 晶振/陶瓷谐振器电路

表5-11 晶振或陶瓷谐振器电容选择指南

振荡类型	频率模式	频率	C1 (pF)	C2 (pF)
陶瓷谐振器	HXT	455kHz	100~150	100~150
		2.0 MHz	20~40	20~40
		4.0 MHz	10~30	10~30
晶振	LXT	32.768kHz	25	15
		100kHz	25	25
		200kHz	25	25
	HXT	455kHz	20~40	20~150
		1.0 MHz	15~30	15~30
		2.0 MHz	15	15
		4.0 MHz	15	15

5.12.3 外部RC振荡模式

对于一些不需要精确计时的应用，RC振荡器(图5-19)提供了一种有效节省成本的方案。然而，应该注意到，RC振荡器的频率会受供电电压、电阻(Rext)、电容(Cext)甚至工作温度的影响。另外，因为制程差异，一个器件的频率与另外一个器件的频率也会存在细微的差别。

为了维持在一个稳定的系统频率下，Cext值应该大于20 pF，Rext值不高于1M ohm。如果它们不在此范围内，系统频率很容易受噪声、湿度和漏电流的影响。

在RC振荡模式中，Rext值越小，其振荡频率越快。相反，对一个非常小的Rext值，例如1 KΩ，振荡器将变得不稳定。因为NMOS不能及时的释放电容电荷。

基于以上原因，必须时刻牢记，供电电压、工作温度、RC振荡器的元件特性、封装类型、PCB 制版等因素都会对系统频率产生影响。




图5-19 外部RC振荡模式电路

表 5-12 RC 振荡频率

Cext	Rext	平均 Fosc 5V, 25°C	平均 Fosc 3V, 25°C
20 pF	3.3k	3.57 MHz	2.94 MHz
	5.1k	2.63 MHz	1.92 MHz
	10k	1.30 MHz	1.22 MHz
	100k	150kHz	153kHz
100 pF	3.3k	1.43 MHz	1.35 MHz
	5.1k	980kHz	877kHz
	10k	520kHz	465kHz
	100k	57kHz	54kHz
300 pF	3.3k	510kHz	470kHz
	5.1k	340kHz	320kHz
	10k	175kHz	170kHz
	100k	19kHz	19kHz

注意: 1.在 DIP 封装上测量。

2.仅供设计参考。

5.12.4 带内部电容的RC振荡模式

如果既要考虑精度又要考虑成本, EM78P458/459提供了一个特殊的振荡模式。它配备有一个内部电容和一个外部电阻(连接到Vcc)。内部电容用作温度补偿。为获得更精确的频率, 建议使用精密电阻。




图5-20 内部C振荡模式电路

表 5-13 R 振荡频率

Rext	平均 Fosc 5V, 25°C	平均 Fosc 3V, 25°C
51k	2.22 MHz	2.17 MHz
100k	1.15 MHz	1.14 MHz
300k	375kHz	370 KHz

注意: ¹以 DIP 封装类型 IC 测量。

²仅供设计参考。

5.13 上电考量

在供电电压达到稳定状态前，任何微控制器都不能确保正常工作。

EM78P458/459的上电复位电压点(POR)范围为1.2V~1.8V。在普通应用条件下，当电源被关闭，在电源再次开启之前，Vdd必须下降到1.2V并且保持在关闭大约10us。在此条件下，EM78P458/459将产生复位并正常工作。如果Vdd可快速上升(50 ms或更少)。然而，在关键应用电路条件下，必须提供外部器件以辅助解决上电问题

5.13.1 外置上电复位电路

图5-21提供了一个利用外部RC产生复位脉冲的电路。脉冲宽度(时间常数)应该足够长以使Vdd达到最低工作电压。此电路用在供电电压上升很慢的情况。因为/RESET引脚的漏电流大约为 $\pm 5\mu\text{A}$ ，因此建议R值不要大于40 K Ω 。此时，/RESET引脚电压保持在0.2V以下。二极管(D)在掉电时作为短路回路。电容C将快速充分放电。限流电阻Rin可防止高电流或ESD(静电释放)灌入/RESET引脚。




图5-21 外置上电复位电路

5.13.2 残留电压保护

更换电池时，器件电源(Vdd)关断，但仍会存在残留电压。残留电压可能会掉到低于最小工作电压，但不为零。此条件可能触发一个不良上电复位。图5-22和5-23显示了怎样建立残留电压保护电路




图5-22 残留电压保护电路1




图5-23 残留电压保护电路2

5.14 代码选项

EM78P458/459有一个代码选项字和一个用户ID字，它们不属于普通代码空间的一部分。

5.14.1 代码选项寄存器 (Word 0)

Bit	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5~Bit 0
	MS	/ENWDT	CLKS	/PTB	HLF	RCT	HLP	ID
1	晶体	禁止	4个 时钟	禁止	高频	1	高频	-
0	RC	使能	2个 时钟	使能	低频	0	低频	-

Bit 12 (MS): 振荡类型选择

0: RC类型

1: 晶体类型

Bit 11 (/ENWTD): 看门狗定时器使能位

0: 使能

1: 禁止

Bit 10 (CLKS): 单个指令周期保护的时钟周期数

0: 两个时钟

1: 四个时钟

参考指令集一节。

Bit 9 (/PTB): 保护位

0: 使能

1: 禁止

Bit 8 (HLF): 晶振频率选择

0: 低频

1: 高频

Bit 7 (RCT): 电阻电容

0: 内部C, 外部R

1: 外部 RC

Bit 6 (HLP): 功耗选择

0: 低功耗

1: 高功耗

Bit 5 ~ Bit 0 (ID[5]~ID[0]): 客户ID

5.15 指令集

指令集中的每条指令均是13位，指令由一个OP操作码和一个或多个操作数组成。一般情况下，除了会改变了程序计数器的值("MOV R2,A", "ADD R2,A")的指令或者对R2的算术或逻辑操作(例如. "SUB R2,A", "BS (C) R2,6", "CLR R2", ...)。需要两个指令周期外，所有的指令都只占用单个指令周期(一个指令周期包含2个振荡周期)。

另外，指令集具有如下特性：

- (1) 任何寄存器的每个位可被置位，清0或直接测试
- (2) I/O寄存器可被当作通用寄存器。也就是说，相同的指令也可用来操作I/O寄存器。

■ 指令集约定：

R = 一个寄存器指示符，用来指定指令操作哪个寄存器(包括操作寄存器和通用寄存器)。

b = 表示一个位指示符，指定位于R寄存器中会影响操作的位。

k = 一个8位或10位常数或立即数。

表 5-14 EM78P458/459指令集列表

助记符	操作	受影响标志位
NOP	无操作	无
DAA	A 累加器十进制调整	C
CONTW	A → CONT	无
SLEP	0 → WDT, 振荡器停振	T, P
WDTC	0 → WDT	T, P
IOW R	A → IOCR	无 <无 ¹ >
ENI	使能全局中断	无
DISI	禁止全局中断	无
RET	[栈项] → PC	无
RETI	[栈项] → PC, 使能中断	无
CONTR	CONT → A	无
IOR R	IOCR → A	无 <无 ¹ >
MOV R,A	A → R	无
CLRA	0 → A	Z
CLR R	0 → R	Z
SUB A,R	R-A → A	Z, C, DC
SUB R,A	R-A → R	Z, C, DC
DECA R	R-1 → A	Z
DEC R	R-1 → R	Z
OR A,R	A ∨ VR → A	Z
OR R,A	A ∨ VR → R	Z
AND A,R	A & R → A	Z
AND R,A	A & R → R	Z
XOR A,R	A ⊕ R → A	Z
XOR R,A	A ⊕ R → R	Z
ADD A,R	A + R → A	Z, C, DC
ADD R,A	A + R → R	Z, C, DC
MOV A,R	R → A	Z
MOV R,R	R → R	Z
COMA R	/R → A	Z
COM R	/R → R	Z
INCA R	R+1 → A	Z
INC R	R+1 → R	Z
DJZA R	R-1 → A, 若为 0, 则跳过	无
DJZ R	R-1 → R, 若为 0, 则跳过	无

助记符	操作	受影响标志位
RRCA R	$R(n) \rightarrow A(n-1)$, $R(0) \rightarrow C, C \rightarrow A(7)$	C
RRC R	$R(n) \rightarrow R(n-1)$, $R(0) \rightarrow C, C \rightarrow R(7)$	C
RLCA R	$R(n) \rightarrow A(n+1)$, $R(7) \rightarrow C, C \rightarrow A(0)$	C
RLC R	$R(n) \rightarrow R(n+1)$, $R(7) \rightarrow C, C \rightarrow R(0)$	C
SWAPA R	$R(0-3) \rightarrow A(4-7)$, $R(4-7) \rightarrow A(0-3)$	无
SWAP R	$R(0-3) \leftrightarrow R(4-7)$	无
JZA R	$R+1 \rightarrow A$, 若为 0, 则跳过	无
JZ R	$R+1 \rightarrow R$, 若为 0, 则跳过	无
BC R,b	$0 \rightarrow R(b)$	无 <无 ² >
BS R,b	$1 \rightarrow R(b)$	无 <无 ³ >
JBC R,b	若 $R(b)=0$, 跳过	无
JBS R,b	若 $R(b)=1$, 跳过	无
CALL k	$PC+1 \rightarrow [SP]$, $(Page, k) \rightarrow PC$	无
JMP k	$(Page, k) \rightarrow PC$	无
MOV A,k	$k \rightarrow A$	无
OR A,k	$A \vee k \rightarrow A$	Z
AND A,k	$A \& k \rightarrow A$	Z
XOR A,k	$A \oplus k \rightarrow A$	Z
RETL k	$k \rightarrow A$, [栈顶] $\rightarrow PC$	无
SUB A,k	$k-A \rightarrow A$	Z,C,DC
INT	$PC+1 \rightarrow [SP]$, $001H \rightarrow PC$	无
ADD A,k	$k+A \rightarrow A$	Z,C,DC
TBL	$R2+A \rightarrow R2$ R2 Bits 8~9 不变	Z,C,DC


注意: ¹ 此指令仅用于 IOC50~IOC60, IOC90 ~ IOCF0, IOC51~ IOCF1。

² 此指令不建议用于 RF 操作。

³ 此指令不可用于操作。


5.16 时序图

AC Test Input/Output Waveform




AC Testing : Input is driven at 2.4V for logic "1",and 0.4V for logic "0".Timing measurements are made at 2.0V for logic "1",and 0.8V for logic "0".

RESET Timing (CLK="0")



TCC Input Timing (CLKS="0")



6 最大绝对值

项目	范围		
温度范围	0°C	至	70°C
存储温度	-65°C	至	150°C
输入电压	-0.3V	至	+6.0V
输出电压	-0.3V	至	+6.0V

7 电气特性

7.1 直流电气特性

Ta=0°C ~ 70°C, VDD=5.0V ± 5%, VSS=0V

符号	参数	条件	最小值	典型值	最大值	单位
Fxt	XTAL: VDD = 3V	一条指令为两个时钟周期	DC	-	8	MHz
	XTAL: VDD = 5V		DC	-	20	MHz
	RC: VDD = 5V	R: 5.1KΩ, C: 100pF	F±30%	760	F±30%	kHz
IIL	输入引脚输入漏电流	VIN = VDD, VSS	-	-	±1	μA
VIH1	输入高电压,VDD=5V	Ports 5, 6	2.0	-	-	V
VIL1	输入低电压,VDD=5V	Ports 5, 6	-	-	0.8	V
VIHT1	输入高临界电压,VDD=5V	/RESET, TCC	2.0	-	-	V
VILT1	输入低临界电压,VDD=5V	/RESET, TCC	-	-	0.8	V
VIHX1	时钟输入高电压,VDD=5V	OSCI	2.5	-	-	V
VILX1	时钟输入低电压,VDD=5V	OSCI	-	-	1.0	V
VIH2	输入高电压,VDD=3V	Ports 5, 6	1.5	-	-	V
VIL2	输入低电压,VDD=3V	Ports 5, 6	-	-	0.4	V
VIHT2	输入高临界电压,VDD=3V	/RESET, TCC	1.5	-	-	V
VILT2	输入低临界电压,VDD=3V	/RESET, TCC	-	-	0.4	V
VIHX2	时钟输入高电压,VDD=3V	OSCI	1.5	-	-	V
VILX2	时钟输入低电压,VDD=3V	OSCI	-	-	0.6	V
VOH1	输出高电压(Ports 5, 6)	IOH = -12.0 mA	2.4	-	-	V
VOL1	输出低电压(P51~P57, P60~P63, P66~P67)	IOL = 12.0 mA	-	-	0.4	V
VOL2	输出低电压(P64, P65)	IOL = 16.0 mA	-	-	0.4	V
IPH	上拉电流	使能上拉, 输入引脚接到 VSS	-50	-100	-240	μA
IPD	下拉电流	使能下拉, 输入引脚接到 VDD	25	50	120	μA

(续)

符号	参数	条件	最小值	典型值	最大值	单位
ISB	掉电电流	所有输入和 I/O 引脚接到 VDD, 输出引脚悬空, WDT 使能	-	-	10	μA
ISB	掉电电流	所有输入和 I/O 引脚接到 VDD, 输出引脚悬空, WDT 禁止	-	-	1	μA
ICC1	两个时钟周期下的工作供电电流 (VDD=3V)	/RESET='高', Fosc=32KHz (晶振类型, 两个时钟周期), 输出引脚悬空, WDT 禁止	-	15	30	μA
ICC2	两个时钟周期下的工作供电电流 (VDD=3V)	/RESET='高', Fosc=32KHz (晶振类型, 两个时钟周期), 输出引脚悬空, WDT 使能	-	19	35	μA
ICC3	两个时钟周期下的工作供电电流 (VDD=5.0V)	/RESET='高', Fosc=2MHz (晶振类型, 两个时钟周期), 输出引脚悬空	-	-	2	mA
ICC4	两个时钟周期下的工作供电电流 (VDD=5.0V)	/RESET='高', Fosc=4MHz (晶振类型, 两个时钟周期), 输出引脚悬空	-	-	4.0	mA

7.2 交流电器特性

Ta=0°C ~ 70°C, VDD=5V±5%, VSS=0V

符号	参数	条件	最小值	典型值	最大值	单位
Dclk	输入 CLK 占空周期	-	45	50	55	%
Tins	指令周期时间 (CLKS="0")	晶振类型 RC 类型	100 500	-	DC DC	ns ns
Ttcc	TCC 输入周期	-	(Tins+20)/N*	-	-	ns
Tdrh	器件复位保持时间	Ta = 25°C	9	18	30	ms
Trst	/RESET 脉冲宽度	Ta = 25°C	2000	-	-	ns
Twdt	看门狗定时器周期	Ta = 25°C	9	18	30	ms
Tset	输入引脚启动时间	-	-	0	-	ms
Thold	输入引脚保持时间	-	-	20	-	ms
Tdelay	输出引脚延迟时间	Cload=20pF	-	50	-	ms

*N=所选分频比

7.3 A/D转换器特性

Vdd = 3.0V to 5.5V, Vss = 0V, Ta = 0 to 70°C

符号	参数	条件	最小值	典型值	最大值	单位
VAREF	模拟参考电压	VAREF - VASS ≥ 2.5V	3.0	-	Vdd	V
VASS			-	-	Vss	V
VAI	模拟输入电压	-	VASS	-	VAREF	V
IAI	模拟供电电流	Vdd=VAREF=5.0V, VASS=0.0V	500	700	1000	μA
RN	分辨率	Vdd=VAREF=5.0V, VASS=0.0V	6	7	8	Bits
LN	线性误差	Vdd = 2.5 to 5.5V Ta=25°C	0	±2	±4	LSB
DNL	差分非线性误差	Vdd = 2.5 to 5.5V Ta=25°C	0	±0.5	±0.9	LSB
FSE	满标度误差	Vdd=VAREF=5.0V, VASS=0.0V	±0	±2	±4	LSB
OE	补偿误差	Vdd=VAREF=5.0V, VASS=0.0V	±0	±1	±2	LSB
ZAI	推荐模拟电压源阻抗	-	0	8	10	KΩ
TAD	A/D 时钟持续时间	Vdd=VAREF=5.0V, VASS=0.0V	3	3.5	4	μs
TCN	A/D 转换时间	Vdd=VAREF=5.0V, VASS=0.0V	10	-	10	TAD
ADIV	A/D OP 输入电压幅度	Vdd=VAREF=5.0V, VASS=0.0V	0	-	5	V
ADOV	A/D OP 输出电压幅度	Vdd=VAREF=5.0V, VASS=0.0V, RL=10KΩ	0	0.2	0.3	V
			4.7	4.8	5	
ADSR	A/D OP 转换率	Vdd=VAREF=5.0V, VASS=0.0V	0.1	0.3	-	V/μs
PSR	电源抑制比	Vdd=5.0V±0.5V	±0	-	±2	LSB

注意

1. 这些参数仅为特性值，未经测试。
2. 这些参数仅用于设计参考，未经测试
3. 当A/D关闭，除了很小的漏电流之外不会消耗其它任何电流
4. A/D转换不会因输入电压增加而减小，并且不会丢码。
5. 规格所做修改，不另行通知

7.4 比较器(OP)特性

Vdd = 5.0V, Vss=0V, Ta=0 to 70°C

符号	参数	条件	最小值	典型值	最大值	单位
SR	回转率	-	0.1	0.2	-	V/ μ s
IVR	输入电压范围	Vdd =5.0V, VSS =0.0V	0	-	5	V
OVS	输出电压摆动	Vd =5.0V, VSS =0.0V, RL=10K Ω	0	0.2	0.3	V
			4.7	4.8	5	
Iop	OP 供电电流	-	250	350	500	μ A
PSRR	OP 供电电源抑制比	Vdd= 5.0V, VSS =0.0V	50	60	70	dB
Vos	偏置电压	Vdd= 5.0V, VSS =0.0V	-	\pm 10	\pm 20	mV
Vs	工作电压范围	-	2.5	-	5.5	V

注意

1. 这些参数仅为特性值，未经测试。
2. 这些参数仅用于设计参考，未经测试。
3. 规格所做修改，不另行通知。

7.5 器件特性

以下页面所示的曲线图取自有限数量的样品，在此仅用作设计参考。所以图示器件特性曲线不保证其准确型。有些图片所示曲线数据可能超出保证工作电压。




图7-1 P50的Vih, Vil 和VDD




图7-2 P51,P52,P54的 Vih, Vil和VDD




图7-3 P53,P55~P57,P60~P67的 Vih, Vil和VDD




图7-4 Port5, Port6, Voh 和 Ioh, VDD=5V




图7-5 Port5, Port6, Voh 和 Ioh, VDD=3V




图7-6 Port5, P60~P63, P66, P67 Vol, DD=3V




图7-7 Port 5, P60~P63, P66, P67 Vol, VDD=5V




图7-8 P64, P65 Vol和Iol, VDD=5V




图7-9 P64, P65 Vol和Iol, VDD=3V




图7-10 WDT溢出周期和VDD, 预分频比设置为1:1




图7-11 典型RC OSC频率和VDD (Cext=100pF, 温度为25°C)

工作电流ICC1至ICC4分别对应四个条件。如下所述:

ICC1 : VDD=3V, Fosc=32 kHz, 2clock, WDT禁止

ICC2 : VDD=3V, Fosc=32 kHz, 2clock, WDT使能

ICC3 : VDD=5V, Fosc=2 MHz, 2clock, WDT使能

ICC4 : VDD=5V, Fosc=4 MHz, 2clock, WDT使能




图7-12 工作电流典型值 (ICC1和ICC2) 和温度




图7-13 工作电流最大值 (ICC1和ICC2) 和温度




图7-14 工作电流典型值 (ICC3 and ICC4) 和温度




图7-15 工作电流最大值 (ICC3和ICC4) 和温度

省电电流ISB1和ISB2分别对应两个条件。如下所述:

ISB1 : VDD=5V, WDT禁止

ISB2 : VDD=5V, WDT使能




图7-16 待机电流典型值 (ISB1和ISB2) 和温度




图7-17 待机电流最大值 (ISB1和ISB2) 和温度




图7-18 温度范围在0°C至70°C下的工作电压




图7-19 4 MHz 条件下 EM78P458/45 I-V 曲线




图 7-20 4 MHz 条件下 EM78P458_G/459-G I-V 曲线




图 7-21 32.768 kHz 条件下 EM78P458/459 I-V 曲线




图 7-22 32.768 kHz 条件下 EM78P458_G/459_G I-V 曲线


附录

A 封装类型


OTP MCU	封装类型	引脚数	封装尺寸
EM78P458AP	DIP	20 pins	300 mil
EM78P458AM	SOP	20 pins	300 mil
EM78P459AK	小外形 DIP	24 pins	300 mil

B 封装信息


20引脚塑封双列直插封装(PDIP) — 300 mil




Symbal	Min	Normal	Max
A			4.450
A1	0.381		
A2	3.175	3.302	3.429
c	0.203	0.254	0.356
D	25.883	26.060	26.237
E1	6.220	6.438	6.655
E	7.370	7.620	7.870
eB	8.510	9.020	9.530
B	0.356	0.457	0.559
B1	1.143	1.524	1.778
L	3.048	3.302	3.556
e	2.540(TYP)		
ϕ	0		15

TITLE: PDIP-20L 300ML PACKAGE OUTLINE DIMENSION	
File: D20	Edition: A
	Unit : mm
	Scale: Free
	Material:
Sheet:1 of 1	


20引脚塑封小外形封装(SOP) — 300 mil




Symbol	Min	Normal	Max
A	2.350		2.650
A1	0.102		0.300
b	0.406(TYP)		
c	0.230		0.320
E	7.400		7.600
H	10.000		10.650
D	12.600		12.900
L	0.630	0.838	1.100
e	1.27(TYP)		
θ	0		8

TITLE: SOP-20(300MIL) PACKAGE OUTLINE DIMENSION	
File: SO20	Edition: A
	Unit: mm
	Scale: Free
	Material:
Sheet: 1 of 1	

24引脚塑封双列直插封装(PDIP) — 300 mil



Symbol	Min	Normal	Max
A			5.334
A1	0.381		
A2	3.175	3.302	3.429
c	0.203	0.254	0.356
D	31.750	31.801	31.852
E1	6.426	6.628	6.830
E	7.370	7.620	7.870
eB	8.380	8.950	9.520
B	0.356	0.457	0.559
B1	1.470	1.520	1.630
L	3.048	3.302	3.556
c	2.540(TYP)		
θ	0		15

TITLE: PDP-24L SKINNY 300MIL PACKAGE OUTLINE DIMENSION	
File: K24	Edition: A
	Unit : mm
	Scale: Free
	Material:
Sheet: 1 of 1	

